东京工业大学的科学家们开发了一种 3D 功能中介层——芯片和封装基板之间的接口——包含一个嵌入式电容器。这种紧凑的设计节省了大量的封装面积，并大大减少了芯片端子和电容器之间的布线长度，从而降低了噪声和功耗。他们的方法为更小型化的新型半导体封装结构铺平了道路。

电子产品开始时尺寸很大，但随着时间的推移只会变得更小、更紧凑。今天，即使是智能手机的性能也比 1980 年代的笨重计算机高出几个数量级。不幸的是，随着我们使用的材料和设计接近其物理极限，这种性能和规模的加速趋势必然会大大放缓。为了克服这些问题，关键是要开箱即用并提出解决技术瓶颈的设计。

在过去十年中，电子产品中必不可少的无源元件电容器的进展在某些方面停滞不前。虽然我们可以制造比以往任何时候都更小的电容器，但它们的单位面积实际容量并没有提高多少。我们需要使电容器占用更少空间同时保持其性能的方法。

但是，如果我们可以将电容器集成到现代电路中常用的另一个元件中呢?在东京工业大学，由 Takayuki Ohba 教授领导的一组科学家致力于开发技术以维持半导体电路的规模化。在他们将在 2021 年 IEEE 电子元件和技术会议论文集上发表的最新研究中，他们证明了硅中介层——一种平面接口，用于保持集成芯片与电路封装或其他芯片的垂直连接——可以制造成功能电容器，从而节省了大量空间，并带来了大量的好处。

在现代“2.5D”封装中，诸如 DRAM 和微处理器之类的芯片位于具有硅通孔的中介层之上，垂直导电隧道将芯片中的连接与封装基板上的焊料凸块连接起来。电容器放置在靠近它们所服务的组件的封装基板上，并且必须在它们的端子和芯片端子之间进行连接，跨度为 5-30 毫米。这种布局不仅增加了必要的封装基板面积，而且由于长互连会导致诸如高布线电阻和噪声等问题。

与这种设计形成鲜明对比的是，东京理工的团队去掉了中间人，直接把中介层做成了硅电容。他们通过一种新颖的制造工艺实现了这一点，其中使用永久性粘合剂和模制树脂将电容元件嵌入到 300 毫米的硅片中。芯片和电容器之间的互连直接通过硅通孔制成，无需焊料凸点。“我们的无扰动 3D 功能性中介层显着减少了约 50% 的封装面积，并将互连长度缩短了 100 倍，”Ohba 评论道。

研究人员还设法巧妙地避免了无凸块晶圆上芯片设计的两个最常见问题，即由于树脂导致的晶圆翘曲和由于粘合剂中的空隙袋导致的错位错误。通过测试和理论计算，他们确定了他们的功能性中介层允许比传统设计低大约一百倍的布线电阻，以及较低的寄生电容。这些功能可以使用较低的电源电压，从而降低功耗。“我们正在开发的晶片上芯片集成技术将为半导体封装结构的发展开辟新的途径，”Ohba 兴奋地总结道。总体而言，如果要保持技术的加速发展，这项研究是所需的创造性飞跃的完美例子。