在消费市场对更小、更轻和更智能设备的不断增长的需求的推动下，智能手机、平板电脑和笔记本电脑等消费电子产品的尺寸多年来一直在不断缩小，同时在性能方面变得更加强大。

然而，使这些设备更小是有代价的。由于超小型半导体芯片中奇异的量子效应占主导地位，场效应晶体管(FET)——构成计算机处理器和存储芯片主干的电开关——停止以可控方式运行。必须采用复杂的器件架构，例如 FinFET 和 Gate-All-Around FET，以继续缩小电子器件的尺寸。

二维 (2-D) 半导体被誉为下一代超小型计算电子产品的新选择。由于它们的超薄体通常只有几个原子厚，因此在将其制成 FET 时可以有效地控制电气开关操作，而无需涉及复杂的器件架构。

2016 年，世界经济论坛将二维材料列为未来电子产品的 10 大新兴技术之一。再次在 2018 年，石墨烯——一种具有特殊性能的二维材料——在世界经济论坛上被强调为革命性传感器技术的关键等离子体材料之一。

在制造晶体管时，二维半导体需要通过两块金属(称为源极和漏极)进行电接触。然而，这种工艺会在元件的源极和漏极处产生不希望有的大电阻，通常称为接触电阻。大接触电阻会不利地降低晶体管性能并在器件中产生大量热量。

这些不利影响会严重限制二维材料在半导体行业中的潜力。迄今为止，寻找一种与二维半导体结合时不会产生大接触电阻的金属仍然是一项持续的探索。

新加坡科技与设计大学 (SUTD) 领导的研究团队在Physical Review Applied报道中发现了一种解决二维半导体中接触电阻问题的新策略。通过执行最先进的密度泛函理论 (DFT) 计算模拟，SUTD 研究团队发现 Na 3 Bi的超薄膜- 一种最近发现的拓扑半金属，其导电性质受其晶体对称性保护 - 只有两个原子层可用作具有超低接触电阻的二维半导体的金属触点。

“我们发现 Na 3 Bi 和二维半导体之间形成的肖特基势垒高度是业界常用的许多金属中最低的一种，”SUTD 研究团队的首席科学家之一 Yee Sin Ang 博士说。

简而言之，肖特基势垒是在金属和半导体之间形成的薄绝缘层。肖特基势垒的高度对接触电阻有至关重要的影响。小肖特基势垒高度对于实现低接触电阻是理想的。

Na 3 Bi 与两种常用的二维半导体 MoS 2和 WS 2之间形成的肖特基势垒大大低于许多常用金属，如金、铜和钯，这一发现揭示了拓扑半金属薄的强度用于设计具有最小接触电阻的节能二维半导体器件的薄膜。

“重要的是，我们发现当二维半导体与 Na 3 B接触时，二维半导体的固有电子特性得以保留，”SUTD 研究团队的 DFT 专家曹烈茂博士说。

二维半导体可以与接触金属“融合”在一起并被金属化。金属化二维半导体失去了电子和光电子应用非常需要的原始电气特性。研究小组发现，Na 3 Bi 薄膜不会使二维半导体金属化。因此，使用 Na 3 Bi 薄膜作为二维半导体的金属触点对于器件应用非常有益，例如光电探测器、太阳能电池和晶体管。

“我们将二维材料和拓扑材料协同作用的开创性概念将为设计节能电子设备提供一条新途径，这对于减少先进计算系统(如互联网)的能源足迹尤为重要。物和人工智能，”研究团队的首席研究员、SUTD 科学、数学和技术集群负责人 Ricky LK Ang 教授评论道。